RANGKAIAN LOGIKA KOMBINASIONAL DAN SEKUENSIAL

Rangkaian Kombinasional

Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.

Ada beberapa Rangkaian logika kombinasional yang akan dibahas adalah Enkoder, Dekoder, Multiplexer, dan Demultiplexer.

1.Encoder

Enkoder adalah rangkaian logika kombinasional yang berfungsi untuk mengubah atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode biner.

Enkoder disusun dari gerbanggerbang logika yang menghasilkan keluaran biner sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Hasil keluarannya dinyatakan dengan aljabar boole, tergantung dari kombinasi - kombinasi gerbang yang digunakan.
Sebuah Enkoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi masukan dan n adalah jumlah bit keluaran sebuah enkoder. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

Perhatikan contoh tabel fungsi keluaran Encoder berikut :

Tabel Fungsi keluaran encoder  8 ke 3

Dari tabel diatas, dapat dibuat fungsi keluaran sebagai berikut :

Y0 = I1 + I3 + I5 + I7

Y1 = I2 + I3 + I6 + I7

Y2 = I4 + I5 + I6 + I7

Dari persamaan tersebut, maka rangkaian gerbangnya dapat dibuat seperti pada

gambar berikut :

Encoder merupakan kebalikan  dari decoder.

Encoder merupakan rangkaian kombinasional yang berfungsi mengubah data yang ada pada inputnya menjadi kode-kode biner pada outputnya.

Contoh encoder oktal ke biner atau disebut juga encoder 8 ke 3, berfungsi mengubah data bilangan oktal pada inputnya menjadi kode biner 3-bit pada outputnya.

Pada umumnya encoder menghasilkan kode 2-bit, 3-bit atau 4-bit. Encoder n bit memiliki 2ⁿ saluran input.

2.    Decoder

            Rangkaian Dekoder mempunyai sifat yang berkebalikan dengan Enkoder yaitu merubah kode biner menjadi sinyal diskrit. Sebuah dekoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi keluaran dan n adalah jumlah bit masukan. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

Perhatikan gambar 1, keluaran gerbang AND = 1 jika masukan BCD adalah 0101 dan sama dengan untuk instruksi masukan yang lain. Karena kode ini merupakan representasi bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5. Sehingga keluaran decoder ini harus dihubungkan dengan peralatan yang dapat dibaca dan dimengerti manusia.

Jenis-jenis rangkaian decoder

1. BCD to & 7segment Decoder

Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder, sehingga akan membentuk kombinasi nyala LED peraga (7 segmentLED), yang sesuai kombinasi masukan biner tersebut. Sebagai contoh, Jika masukan biner DCBA = 0001, maka decoder akan memilih jalur keluaran mana yang akan diaktifkan. Dalam hal ini saluran b dan c diaktifkan sehinggalampu LED b dan C menyala dan menandakan angka 1.2. Decoder BCD ke decimal.Keluarannya dihubungkan dengan tabung indikator angka. Sehingga kombinasi angka biner akan menghidupkan lampu indikator angka yang sesuai. Sebagai contoh D = C = B = 0 , A= 1, akan menghidupkan lampu indikator angka 1. Lampu indikator yang menyala akan sesuai dengan angk abiner dalam jalan masuk.

Gambar 3. Decoder BCD ke Decimal

3.   Rangkaian logika kombinasional Multiplexer

            Rangkaian logika kombinasional Multiplexer atau disingkat MUX adalah alat atau komponen elektronika yang bisa memilih input (masukan) yang akan diteruskan ke bagian output (keluaran). Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di bagian kontrol (kendali) Select.

Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan ke 1 saluran adalah sebagai berikut:

4.    Rangkaian Logika kombinasional Demultiplekser

            Rangkaian logika kombinasional Demultiplekser adalah Komponen yang berfungsi kebalikan dari MUX. Pada DEMUX, jumlah masukannya hanya satu, tetapi bagian keluarannya banyak. Signal pada bagian input ini akan disalurkan ke bagian output (channel) yang mana tergantung dari kendali pada bagian SELECTnya.

Gambar realisasirangkaianDemultiplekser untukmasukan 1 keluaran 4 Karnaugh Map untuk perencanaan rangkaian demultiplexer masukan 1 keluaran 4.

5.    Adder

Adder merupakan rangkain ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan. Karena adder digunakan untuk memproses operasi aritmatika, maka adder juga sering disebut rangkaian kombinasional aritmatika. Ada 3 jenis Adder, yaitu:

1. Rangkaian adder yang hanya menjumlahkan dua bit disebut Half Adder.
2. Rangkaian adder yang hanya menjumlahkan tiga bit disebut Full Adder.
3. Rangkaian adder yang menjumlahkan banyak bit disebut Paralel Adder.

1.      Half Adder.

Rangkain half adder merupakan dasar bilangan biner yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.

Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 0.

Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 1.

Jika A=1 dan B=1 dijumlahkan, hasilnya S (Sum) = 0. Dengan nilai pindahan Cy (Carry Out) = 1.

Dengan demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan Cy). 

A	B	S	Cy
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Dari tabel diatas, terlihat bahwa nilai logika dari Sum sama dengan nilai logika dari gerbang XOR, sedangkan nilai logika Cy sama dengan gerbang logika  AND. Dari tabel diatas, dapat dibuat rangkaian half adder seperti dibawah ini.

2. Full Adder

Full adder adalag mengolah data penjumlahan 3 bit bilangan atau lebih (bit tidak terbatas), oleh karena itu dinamakan rangkaian penjumlah lengkap. Perhatikan tabel dibawah ini.

A	B	C	S	Cy
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3. Paralel Adder

            Paralel Adder adalah rangkaian Full Adder yang disusun secara paralel dan berfungsi untuk menjumlahkan bilangan biner berapa pun bitnya, tergantung jumlah Full Adder yang diparalelkan. Gambar dibawah ini menunjukan Paralel Adder yang terdiri dari 4 buah Full Adder yang disusun paralel sehingga membentuk sebuah penjumlahan 4 bit.

RANGKAIAN SEKUENSIAL

Pada rangkaian logika sekuensial, keadaan keluaran selainditentukan oleh keadaan masukan juga ditentukan olehkeadaan keluaran sebelumnya. Hal itu menunjukkan bahwarangkaian logika sekuensial harus mempunyai pengingat(memory), atau kemampuan untuk menyimpan informasi.Rangkaian dasar yang dapat dipakai untuk membentukrangkaian logika sekuensial adalah latch dan flip-flop.Perbedaan latch dan flip-flop terletak pada masukanclock. Pada flip-flop dilengkapi dengan masukan clock,sedangkan pada latch tidak. Flip-flop hanya akan bekerjapada saat transisi pulsa clock dari tinggi ke rendah ataudari rendah ke tinggi, tergantung dari jenis clock yangdigunakan. Transisi pulsa clock dari rendah ke tinggi disebut transisi positif, sedangkan transisi tinggi kerendah di sebut transisi negatif.

1.      RS FLIP-FLOP

Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0).

a. FF-RS (dirangkai dari NAND gate)

Rangkaian Logika FF-RS

Tabel Kebenaran FF RS

b. FF – RS Berdetak

Dengan adanya detak akan membuat FF-RS bekerja sinkron atau aktif HIGH

Simbol Logika

Rangkaian Logika FF-RS Berdetak

Tabel Kebenaran FF-RS Berdetak

2.      D FLIP-FLOP

Sebuah masalah yang terjadi pada Flip-flop RS adalah dimana keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja dimana FF-D mampu mengatasi masalah tersebut

Simbol Logika

Rangkaian Logika

Tabel Kebenaran

3.      JK FLIP-FLOP 

FF JK mempunyai masukan “J” dan “K”. FF ini “dipicu” oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock

Simbol logika

Rangkaian Logika

Tabel Kebenaran

4.      T FLIP-FLOP

Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap ada sinyal pemicu (trigger) pada masukannya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari scalar toggle/pasak).

Simbol Logika

 Rangkaian Logika

Tabel Kebenaran

5.      REGISTER

Register adalah himpunan dari sejumlah sel yang masing-masing terdiri dari sebuah flip-flop, dimana setiap sel dapat menyimpan data sebanyak 1-bit. Register ini umumnya dapat dibaca dan ditulis sehingga berfungsi sebagai memori yang berukuran kecil. Fungsi dari register kadang-kadang lebih dari hanya sekedar menyimpan data, tetapi dapat juga mengolahnya secara terbatas, misalnya menggeser kekiri atau kekanan.

Register Pemalang (Latch)

Disebut pemalang karena register ini berfungsi untuk memalang data. Artinya nilai data yang menjadi masukannya akan dipertahankan pada keluarannya, walaupun masukan tersebut telah dihilangkan. Register ini sangat diperlukan untuk menghubungkan peralatan berkecepatan tinggi dengan yang berkecepatan rendah. Dalam hal ini register berfungsi sebagai penyangga (buffer). Pemalang umumnya dibentuk dengan menggunakan flip-flop D.

Jika masukan LE (Latch Enable) tinggi maka semua flip-flop mendapat pulsa clock sehingga menangkap data masukannya. Selanjutnya jika data masukan dihilangkan maka nilai data sebelumnya akan tetap ada pada keluaran register. Data ini akan tetap dipertahankan sampai ada pengambilan data yang baru.

Pemalang Transparan

Pemalang umumnya dibuat transparan dimana masukan LE bersifat level sensitive. Jika LE bernilai tinggi maka nilai keluaran flip-flop yang bersangkutan akan sama dengan nilai keluarannya. Saat LE beralih ke rendah maka nilai masukan pada saat itu akan ditangkap dan dipertahankan.

Memori

Memori berfungsi untuk menyimpan informasi. Jumlah data yang dapat disimpan tergantung kapasitas memori tersebut. Ada memori yang hanya dapat dibaca (ROM) ada pula yang dapat dibaca dan ditulis (RAM)

Register Geser Kanan

Pada register ini flip-flop yang dikanan mendapat masukan dari keluaran flip-flop yang dikiri.

Register Geser Kiri

Pada register ini flip-flop yang dikiri mendapat masukan dari keluaran flip-flop yang dikanan.

Register Geser Kanan / Kiri

Masukan suatu flip-flop bisa dari flip-flop yang dikiri ataupun yang dikanannya, tergantung pada nilai logika masukan S (select).

Parallel Input Serial Output

Data untuk masing-masing flip-flop akan di-loading pada saat masukan LD (load) berlogika tinggi. Selanjutnya data akan digeser kekanan pada setiap pulsa CP.

Serial Input Parallel Output

Data untuk masing-masing flip-flop akan dikeluarkan pada saat masukan OE (output enable) berlogika tinggi.